埋め込み層

半導体基板内に埋め込まれた導電層のことで、代表例としてバイポーラトランジスタの埋め込みコレクタ層、DRAMのソフトエラー耐量向上の為のp型埋め込み層、イメージセンサーのポテンシャルバリア層などがある。比較的低濃度のイオン注入後にエピタキシャル膜を成長させる方式と、高エネルギー注入により直接埋め込み層を形成する方式がある。近年のCMOSイメージセンサーでは、5MeV以上のエネルギーでのイオン注入が用いられることもある。